SUPS - SUPS
En neurociencia computacional , SUPs (por S ynaptic U actualizar el clip P er S egundo) o anteriormente tazas ( C onexiones U actualizar el clip P er S egundo) es una medida de un rendimiento de la red neuronal, útil en los campos de la neurología , la ciencia cognitiva , inteligencia artificial , e informática .
Informática
Para un procesador o computadora diseñado para simular una red neuronal, el SUPS se mide como el producto de neuronas simuladas y conectividad promedio (sinapsis) por neurona por segundo:
Dependiendo del tipo de simulación, suele ser igual al número total de sinapsis simuladas.
En una simulación dinámica "asincrónica", si una neurona se dispara a Hz, la tasa promedio de actualizaciones sinápticas provocadas por la actividad de esa neurona es . En una simulación sincrónica con paso, el número de actualizaciones sinápticas por segundo sería . Como debe elegirse mucho más pequeño que el intervalo promedio entre dos picos aferentes sucesivos, lo que implica , dar un promedio de actualizaciones sinápticas igual a . Por lo tanto, la dinámica sináptica impulsada por picos conduce a una escala lineal de complejidad computacional O (N) por neurona, en comparación con O (N 2 ) en el caso "sincrónico".
Registros
Desarrollado en la década de 1980, el chip de procesador paralelo digital CNAPS-1064 de Adaptive Solutions es una red neuronal completa (NNW) . Fue diseñado como un coprocesador para un host y tiene 64 subprocesadores dispuestos en una matriz 1D y que operan en modo SIMD . Cada subprocesador puede emular una o más neuronas y se pueden agrupar varios chips. A 25 MHz es capaz de 1,28 GMAC .
Después de la presentación del chip de neurona única RN-100 (12 MHz) en Seattle 1991, Ricoh desarrolló el chip de neurona múltiple RN-200. Tenía 16 neuronas y 16 sinapsis por neurona. El chip tiene la capacidad de aprendizaje en chip utilizando un algoritmo de fondo patentado. Llegó en una encapsulación PGA de 257 pines y consumió 3.0 W como máximo. Era capaz de 3 GCPS (1 GCPS a 32 MHz).
En 1991-97, Siemens desarrolló el chip MA-16, la neurocomputadora SYNAPSE-1 y SYNAPSE-3. El MA-16 era un multiplicador de matriz rápido que se puede combinar para formar matrices sistólicas . Podría procesar 4 patrones de 16 elementos cada uno (16 bits), con 16 valores de neuronas (16 bits) a una velocidad de 800 MMAC o 400 MCPS a 50 MHz. La tarjeta PCI SYNAPSE3-PC contenía 2 MA-16 con un rendimiento máximo de 2560 MOPS (1,28 GMAC); 7160 MOPS (3.58 GMAC) cuando se utilizan tres placas.
En 2013, la computadora K se utilizó para simular una red neuronal de 1,73 mil millones de neuronas con un total de 10,4 billones de sinapsis (1% del cerebro humano). La simulación se desarrolló durante 40 minutos para simular 1 s de actividad cerebral a un nivel de actividad normal (4,4 en promedio). La simulación requirió 1 Petabyte de almacenamiento.