Memoria de cambio de fase - Phase-change memory

La memoria de cambio de fase (también conocida como PCM , PCME , PRAM , PCRAM , OUM ( memoria unificada ovonic ) y C-RAM o CRAM ( calcogenuro RAM )) es un tipo de memoria de acceso aleatorio no volátil . Los PRAM aprovechan el comportamiento único del vidrio calcogenuro . En la generación anterior de PCM, el calor producido por el paso de una corriente eléctrica a través de un elemento calefactor generalmente hecho de nitruro de titanio se usaba para calentar y enfriar rápidamente el vidrio, haciéndolo amorfo , o para mantenerlo en su rango de temperatura de cristalización durante más tiempo. algún tiempo, cambiándolo así a un estado cristalino . PCM también tiene la capacidad de lograr una serie de estados intermedios distintos, por lo que tiene la capacidad de contener múltiples bits en una sola celda, pero las dificultades para programar celdas de esta manera ha impedido que estas capacidades se implementen en otras tecnologías (más notablemente flash memoria ) con la misma capacidad.

La nueva tecnología PCM ha tenido una tendencia en dos direcciones diferentes. Un grupo ha estado dirigiendo una gran cantidad de investigación para intentar encontrar alternativas materiales viables a Ge 2 Sb 2 Te 5 (GST), con resultados mixtos. Otro grupo ha desarrollado el uso de un GeTe-Sb 2 Te 3 superred para conseguir cambios de fase no térmicos simplemente cambiando el estado de la coordinación de los átomos de germanio con un pulso láser. Esta nueva Memoria Interfacial de Cambio de Fase (IPCM) ha tenido muchos éxitos y continúa siendo el sitio de mucha investigación activa.

Leon Chua ha argumentado que todos los dispositivos de memoria no volátil de dos terminales, incluido el PCM, deben considerarse memristores . Stan Williams de HP Labs también ha argumentado que PCM debería considerarse un memristor . Sin embargo, esta terminología ha sido cuestionada y la aplicabilidad potencial de la teoría del memristor a cualquier dispositivo físicamente realizable está abierta a cuestionamientos.

Fondo

En la década de 1960, Stanford R. Ovshinsky de Energy Conversion Devices exploró por primera vez las propiedades de los cristales de calcogenuro como una posible tecnología de memoria. En 1969, Charles Sie publicó una tesis en la Universidad Estatal de Iowa que describió y demostró la viabilidad de un dispositivo de memoria de cambio de fase mediante la integración de una película de calcogenuro con una matriz de diodos . Un estudio cinematográfico realizado en 1970 estableció que el mecanismo de memoria de cambio de fase en el vidrio calcogenuro implica el crecimiento de filamentos cristalinos inducidos por campos eléctricos. En la edición de septiembre de 1970 de Electronics , Gordon Moore , cofundador de Intel , publicó un artículo sobre la tecnología. Sin embargo, problemas de calidad del material y consumo de energía impidieron la comercialización de la tecnología. Más recientemente, el interés y la investigación se han reanudado a medida que se espera que las tecnologías de memoria flash y DRAM encuentren dificultades de escala a medida que la litografía en chip se reduce.

Los estados cristalino y amorfo del vidrio de calcogenuro tienen valores de resistividad eléctrica dramáticamente diferentes . El estado amorfo de alta resistencia representa un 0 binario , mientras que el estado cristalino de baja resistencia representa un 1. El calcogenuro es el mismo material utilizado en los medios ópticos regrabables (como CD-RW y DVD-RW ). En esos casos, se manipulan las propiedades ópticas del material, en lugar de su resistividad eléctrica, ya que el índice de refracción del calcogenuro también cambia con el estado del material.

Aunque PRAM aún no ha alcanzado la etapa de comercialización para dispositivos electrónicos de consumo, casi todos los dispositivos prototipo utilizan una aleación de calcogenuro de germanio , antimonio y telurio ( GeSbTe ) llamada GST. La estequiometría o relación de elementos Ge: Sb: Te es 2: 2: 5. Cuando GST se calienta a una temperatura alta (más de 600 ° C), se pierde su cristalinidad de calcogenuro. Una vez enfriado, se congela en un estado amorfo similar al vidrio y su resistencia eléctrica es alta. Al calentar el calcogenuro a una temperatura por encima de su punto de cristalización , pero por debajo del punto de fusión , se transformará en un estado cristalino con una resistencia mucho menor. El tiempo para completar esta transición de fase depende de la temperatura. Las porciones más frías del calcogenuro tardan más en cristalizar y las porciones sobrecalentadas pueden volver a fundirse. Se utiliza habitualmente una escala de tiempo de cristalización del orden de 100 ns. Esto es más largo que los dispositivos de memoria volátil convencionales como la DRAM moderna , que tienen un tiempo de conmutación del orden de dos nanosegundos. Sin embargo, una solicitud de patente de Samsung Electronics de enero de 2006 indica que la PRAM puede lograr tiempos de conmutación tan rápidos como cinco nanosegundos.

Un avance más reciente iniciado por Intel y ST Microelectronics permite controlar más cuidadosamente el estado del material, lo que permite transformarlo en uno de cuatro estados distintos; los estados amorfos o cristalinos anteriores, junto con dos nuevos parcialmente cristalinos. Cada uno de estos estados tiene diferentes propiedades eléctricas que se pueden medir durante las lecturas, lo que permite que una sola celda represente dos bits, duplicando la densidad de la memoria.

Una sección transversal de dos celdas de memoria PRAM. Una celda está en estado cristalino de baja resistencia, la otra en estado amorfo de alta resistencia.

PRAM frente a Flash

El tiempo de conmutación y la escalabilidad inherente de PRAM lo hacen más atractivo. La sensibilidad a la temperatura de PRAM es quizás su inconveniente más notable, uno que puede requerir cambios en el proceso de producción de los fabricantes que incorporan la tecnología.

La memoria flash funciona modulando la carga ( electrones ) almacenada dentro de la puerta de un transistor MOS . La puerta está construida con una "pila" especial diseñada para atrapar cargas (ya sea en una puerta flotante o en "trampas" aislantes ). La presencia de carga dentro de la puerta desplaza el voltaje umbral del transistor , más alto o más bajo, correspondiente a un 1 a 0, por ejemplo. Cambiar el estado del bit requiere eliminar la carga acumulada, lo que exige un voltaje relativamente grande para "succionar" los electrones de la puerta flotante. Esta ráfaga de voltaje es proporcionada por una bomba de carga , que toma algún tiempo para acumular energía. Los tiempos de escritura generales para dispositivos Flash comunes son del orden de 100 μs (para un bloque de datos), aproximadamente 10,000 veces el tiempo de lectura típico de 10 ns, para SRAM por ejemplo (para un byte).

PRAM puede ofrecer un rendimiento mucho mayor en aplicaciones donde escribir rápidamente es importante, tanto porque el elemento de memoria se puede cambiar más rápidamente, como también porque los bits individuales pueden cambiarse a 1 o 0 sin necesidad de borrar primero un bloque completo de celdas. El alto rendimiento de PRAM, miles de veces más rápido que los discos duros convencionales, lo hace particularmente interesante en funciones de memoria no volátil que actualmente tienen un rendimiento limitado por el tiempo de acceso a la memoria.

Además, con Flash, cada ráfaga de voltaje en la celda causa degradación. A medida que disminuye el tamaño de las celdas, el daño de la programación empeora porque el voltaje necesario para programar el dispositivo no escala con la litografía. La mayoría de los dispositivos flash están clasificados para, actualmente, solo 5.000 escrituras por sector, y muchos controladores flash realizan nivelación de desgaste para distribuir escrituras en muchos sectores físicos.

Los dispositivos PRAM también se degradan con el uso, por diferentes razones que Flash, pero se degradan mucho más lentamente. Un dispositivo PRAM puede soportar alrededor de 100 millones de ciclos de escritura. La vida útil de la PRAM está limitada por mecanismos como la degradación debida a la expansión térmica de GST durante la programación, la migración de metales (y otros materiales) y otros mecanismos aún desconocidos.

Las piezas de flash se pueden programar antes de soldarlas a una placa , o incluso se pueden comprar preprogramadas. Sin embargo, el contenido de un PRAM se pierde debido a las altas temperaturas necesarias para soldar el dispositivo a una placa (ver soldadura por reflujo o soldadura por ola ). Esto se ve agravado por el reciente impulso hacia la fabricación sin plomo que requiere temperaturas de soldadura más altas. El fabricante que utiliza piezas PRAM debe proporcionar un mecanismo para programar el PRAM "en el sistema" después de que se haya soldado en su lugar.

Las puertas especiales utilizadas en la memoria Flash "pierden" carga (electrones) con el tiempo, lo que provoca corrupción y pérdida de datos. La resistividad del elemento de memoria en PRAM es más estable; a la temperatura normal de trabajo de 85 ° C, se prevé que retenga los datos durante 300 años.

Modulando cuidadosamente la cantidad de carga almacenada en la puerta, los dispositivos Flash pueden almacenar múltiples (generalmente dos) bits en cada celda física. En efecto, esto duplica la densidad de la memoria, reduciendo el costo. Los dispositivos PRAM originalmente almacenaban solo un bit en cada celda, pero los avances recientes de Intel han eliminado este problema.

Debido a que los dispositivos Flash atrapan electrones para almacenar información, son susceptibles a la corrupción de datos por radiación, lo que los hace inadecuados para muchas aplicaciones espaciales y militares. PRAM presenta una mayor resistencia a la radiación.

Los selectores de celda PRAM pueden utilizar varios dispositivos: diodos , BJT y MOSFET . El uso de un diodo o un BJT proporciona la mayor cantidad de corriente para un tamaño de celda determinado. Sin embargo, la preocupación por el uso de un diodo se debe a las corrientes parásitas a las celdas vecinas, así como a un mayor requisito de voltaje, lo que resulta en un mayor consumo de energía. La resistencia al calcogenuro es una resistencia necesariamente mayor que la del diodo, implica que el voltaje de operación debe exceder 1 V por un amplio margen para garantizar una corriente de polarización directa adecuada del diodo. Quizás la consecuencia más severa de usar una matriz seleccionada por diodos, en particular para matrices grandes, es la corriente de fuga de polarización inversa total de las líneas de bits no seleccionadas. En arreglos seleccionados por transistor, solo las líneas de bits seleccionadas contribuyen a la corriente de fuga de polarización inversa. La diferencia en la corriente de fuga es de varios órdenes de magnitud. Otra preocupación con el escalado por debajo de 40 nm es el efecto de los dopantes discretos a medida que el ancho de la unión pn se reduce. Los selectores basados ​​en películas delgadas permiten densidades más altas, utilizando un área de celda <4 F 2 al apilar capas de memoria horizontal o verticalmente. A menudo, las capacidades de aislamiento son inferiores al uso de transistores si la relación de encendido / apagado del selector no es suficiente, lo que limita la capacidad de operar arreglos muy grandes en esta arquitectura. Se ha demostrado que el interruptor de umbral basado en calcogenuro es un selector viable para matrices PCM de alta densidad

2000 y posteriores

En agosto de 2004, Nanochip obtuvo la licencia de la tecnología PRAM para su uso en dispositivos de almacenamiento de sondas MEMS (sistemas microeléctricos -mecánicos). Estos dispositivos no son de estado sólido. En cambio, un plato muy pequeño cubierto de calcogenuro se arrastra debajo de muchas (miles o incluso millones) de sondas eléctricas que pueden leer y escribir el calcogenuro. La tecnología de micro-motor de Hewlett-Packard puede colocar con precisión el plato a 3 nm, por lo que serán posibles densidades de más de 1 Tbit (125 GB) por pulgada cuadrada si se puede perfeccionar la tecnología. La idea básica es reducir la cantidad de cableado necesario en el chip; en lugar de conectar cada celda, las celdas se colocan más juntas y se leen mediante la corriente que pasa a través de las sondas MEMS, actuando como cables. Este enfoque se parece mucho a la tecnología Millipede de IBM .

Celda Samsung de 46,7 nm

En septiembre de 2006, Samsung anunció un prototipo de dispositivo de 512 Mb (64 MB) que usa interruptores de diodos. El anuncio fue algo sorprendente y fue especialmente notable por su densidad bastante alta. El prototipo presentaba un tamaño de celda de solo 46,7 nm, más pequeño que los dispositivos Flash comerciales disponibles en ese momento. Aunque se disponía de dispositivos Flash de mayor capacidad (64 Gb u 8 GB recién salían al mercado), otras tecnologías que competían para reemplazar Flash en general ofrecían densidades más bajas (tamaños de celda más grandes). Los únicos dispositivos MRAM y FeRAM de producción son solo 4 Mb, por ejemplo. La alta densidad del dispositivo PRAM prototipo de Samsung sugirió que podría ser un competidor de Flash viable, y no se limita a roles de nicho como lo han sido otros dispositivos. PRAM parecía ser particularmente atractivo como un reemplazo potencial para NOR Flash, donde las capacidades de los dispositivos suelen estar por detrás de las de los dispositivos NAND Flash. (Las capacidades de vanguardia en NAND superaron los 512 Mb hace algún tiempo). NOR Flash ofrece densidades similares al prototipo PRAM de Samsung y ya ofrece direccionabilidad de bits (a diferencia de NAND, donde se accede a la memoria en bancos de muchos bytes a la vez).

Dispositivo PRAM de Intel

El anuncio de Samsung fue seguido por uno de Intel y STMicroelectronics , quienes demostraron sus propios dispositivos PRAM en el Intel Developer Forum 2006 en octubre. Mostraron una pieza de 128 Mb que comenzó a fabricarse en el laboratorio de investigación de STMicroelectronics en Agrate, Italia. Intel declaró que los dispositivos eran estrictamente una prueba de concepto.

Dispositivo BAE

PRAM es también una tecnología prometedora en las industrias militar y aeroespacial, donde los efectos de la radiación hacen que el uso de memorias no volátiles estándar como Flash sea impracticable. Los dispositivos de memoria PRAM han sido introducidos por BAE Systems , conocidos como C-RAM, que afirman una excelente tolerancia a la radiación ( rad-hard ) e inmunidad al latchup . Además, BAE reclama una resistencia del ciclo de escritura de 10 8 , lo que le permitirá ser un competidor para reemplazar las PROM y EEPROM en los sistemas espaciales.

Celda de varios niveles

En febrero de 2008, Intel y STMicroelectronics revelaron el primer prototipo de matriz PRAM multinivel ( MLC ). El prototipo almacenaba dos bits lógicos en cada celda física, en efecto 256 Mb de memoria almacenados en una matriz física de 128 Mb. Esto significa que en lugar de los dos estados normales, completamente amorfo y completamente cristalino, dos estados intermedios distintos adicionales representan diferentes grados de cristalización parcial, lo que permite almacenar el doble de bits en la misma área física. En junio de 2011, IBM anunció que había creado una memoria de cambio de fase de varios bits estable y confiable con alto rendimiento y estabilidad.

Dispositivo de 90 nm de Intel

También en febrero de 2008, Intel y STMicroelectronics enviaron muestras prototipo de su primer producto PRAM a los clientes. El producto de 90 nm, 128 Mb (16 MB) se denominó Alverstone.

En junio de 2009, Samsung y Numonyx BV anunciaron un esfuerzo de colaboración en el desarrollo de productos de hardware a medida del mercado PRAM.

En abril de 2010, Numonyx anunció la línea Omneo de memorias de cambio de fase compatibles con NOR de 128 Mbit. Samsung anunció el envío de 512 Mb de RAM de cambio de fase (PRAM) en un paquete de múltiples chips (MCP) para su uso en teléfonos móviles para el otoño de 2010.

Aluminio / antimonio

Los dispositivos de memoria de cambio de fase basados ​​en germanio, antimonio y telurio presentan desafíos de fabricación, ya que el grabado y pulido del material con calcógenos puede cambiar la composición del material. Los materiales basados ​​en Al y Sb son más estables térmicamente que Ge-Sb-Te. Al 50 Sb 50 tiene tres niveles de resistencia distintos, que ofrecen la posibilidad de almacenar tres bits de datos en dos celdas en lugar de dos (nueve estados posibles para el par de celdas, el uso de ocho de esos estados produce log 2  8 = 3 bits).

Desafíos

El mayor desafío para la memoria de cambio de fase ha sido el requisito de una alta densidad de corriente de programación (> 10 7  A / cm², en comparación con 10 5 ... 10 6  A / cm² para un transistor o diodo típico). El contacto entre la región de cambio de fase caliente y el dieléctrico adyacente es otra preocupación fundamental. El dieléctrico puede comenzar a perder corriente a una temperatura más alta, o puede perder adherencia cuando se expande a una velocidad diferente a la del material de cambio de fase.

La memoria de cambio de fase es susceptible a una compensación fundamental de cambio de fase no intencionado frente a intencionado. Esto se debe principalmente al hecho de que el cambio de fase es un proceso impulsado térmicamente en lugar de un proceso electrónico. Las condiciones térmicas que permiten una cristalización rápida no deben ser demasiado similares a las condiciones de espera, por ejemplo, temperatura ambiente. De lo contrario, no se podrá mantener la retención de datos. Con la energía de activación adecuada para la cristalización, es posible tener una cristalización rápida en condiciones de programación mientras que una cristalización muy lenta en condiciones normales.

Probablemente el mayor desafío para la memoria de cambio de fase es su resistencia a largo plazo y la deriva de voltaje de umbral. La resistencia del estado amorfo aumenta lentamente de acuerdo con una ley de potencia (~ t 0.1 ). Esto limita severamente la capacidad de operación multinivel (un estado intermedio inferior se confundiría con un estado intermedio superior en un momento posterior) y también podría poner en peligro la operación estándar de dos estados si el voltaje umbral aumenta más allá del valor de diseño.

En abril de 2010, Numonyx lanzó su línea Omneo de chips PRAM de reemplazo flash NOR de 128 Mb de interfaz paralela y serial . Aunque los chips flash NOR que pretendían reemplazar funcionaban en el rango de −40 ... 85 ° C, los chips PRAM funcionaban en el rango de 0 ... 70 ° C, lo que indica una ventana de funcionamiento más pequeña en comparación con el flash NOR. Esto probablemente se deba al uso de uniones p – n altamente sensibles a la temperatura para proporcionar las altas corrientes necesarias para la programación.

Cronología

  • Enero de 1955 : Kolomiets y Gorunova revelaron las propiedades semiconductoras de los vidrios de calcogenuro .
  • Septiembre de 1966 : Stanford Ovshinsky presenta la primera patente sobre tecnología de cambio de fase
  • Enero de 1969 : Charles H. Sie publicó una disertación en la Universidad Estatal de Iowa sobre el dispositivo de memoria de cambio de fase de calcogenuro
  • Junio ​​de 1969 : la patente de EE.UU. 3.448.302 (Shanefield) concedida a Ovshinsky reclama el primer funcionamiento fiable del dispositivo PRAM
  • Septiembre de 1970 : Gordon Moore publica una investigación en la revista Electronics.
  • Junio ​​de 1999 : Se crea la empresa conjunta Ovonyx para comercializar la tecnología PRAM.
  • Noviembre de 1999 : Lockheed Martin trabaja con Ovonyx en PRAM para aplicaciones espaciales.
  • Febrero de 2000 : Intel invierte en Ovonyx y otorga licencias de tecnología.
  • Diciembre de 2000 : ST Microelectronics obtiene la licencia de la tecnología PRAM de Ovonyx
  • Marzo de 2002 : Macronix presenta una solicitud de patente para PRAM sin transistores
  • Julio de 2003 : Samsung comienza a trabajar en la tecnología PRAM
  • 2003 a 2005 : solicitudes de patente relacionadas con PRAM presentadas por Toshiba, Hitachi, Macronix, Renesas, Elpida, Sony, Matsushita, Mitsubishi, Infineon y más
  • Agosto de 2004 : Nanochip licencia la tecnología PRAM de Ovonyx para su uso en el almacenamiento de sondas MEMS
  • Agosto de 2004 : Samsung anuncia el exitoso arreglo PRAM de 64 Mbit
  • Febrero de 2005 : Elpida licencia la tecnología PRAM de Ovonyx
  • Septiembre de 2005 : Samsung anuncia el exitoso arreglo PRAM de 256 Mbit y promociona una corriente de programación de 400 μA
  • Octubre de 2005 : Intel aumenta la inversión en Ovonyx
  • Diciembre de 2005 ; Hitachi y Renesas anuncian PRAM de 1,5 V con corriente de programación de 100 μA
  • Diciembre de 2005 : Samsung obtiene la licencia de la tecnología PRAM de Ovonyx
  • Julio de 2006 : BAE Systems comienza a vender el primer chip PRAM comercial
  • Septiembre de 2006 : Samsung anuncia el dispositivo PRAM de 512 Mbit
  • Octubre de 2006 : Intel y STMicroelectronics muestran un chip PRAM de 128 Mbit
  • Diciembre de 2006 : IBM Research Labs demuestra un prototipo de 3 por 20 nanómetros
  • Enero de 2007 : Qimonda licencia la tecnología PRAM de Ovonyx
  • Abril de 2007 : Justin Rattner, director de tecnología de Intel, realizará la primera demostración pública de la tecnología PRAM (RAM de cambio de fase) de la empresa.
  • Octubre de 2007 : Hynix comienza a perseguir PRAM al otorgar licencias para la tecnología de Ovonyx.
  • Febrero de 2008 : Intel y STMicroelectronics anuncian MLC PRAM de cuatro estados y comienzan a enviar muestras a los clientes.
  • Diciembre de 2008 : Numonyx anuncia la producción en masa del dispositivo PRAM de 128 Mbit para un cliente seleccionado.
  • Junio ​​de 2009 : la RAM de cambio de fase de Samsung entrará en producción en masa a partir de junio
  • Septiembre de 2009 : Samsung anuncia el inicio de la producción en masa del dispositivo PRAM de 512 Mbit
  • Octubre de 2009 : Intel y Numonyx anuncian que han encontrado una forma de apilar matrices de memoria de cambio de fase en un dado.
  • Diciembre de 2009 : Numonyx anuncia un producto de 1 Gb a 45 nm
  • Abril de 2010 : Numonyx lanza Omneo PRAM Series (P8P y P5Q), ambos en 90 nm.
  • Abril de 2010 : Samsung lanza PRAM de 512 Mbit con proceso de 65 nm, en paquete Multi-Chip.
  • Febrero de 2011 : Samsung presentó una PRAM de 58 nm 1.8V 1Gb.
  • Febrero de 2012 : Samsung presentó PRAM de 20 nm 1.8V 8Gb
  • Julio de 2012 : Micron anuncia la disponibilidad de Phase-Change Memory para dispositivos móviles, la primera solución PRAM en producción en volumen.
  • Enero de 2014 : Micron retira todas las piezas de PCM del mercado.
  • Mayo de 2014 : IBM demuestra la combinación de PCM, NAND convencional y DRAM en un solo controlador
  • Agosto de 2014 : Western Digital demuestra un prototipo de almacenamiento PCM con 3 millones de E / S y latencia de 1,5 microsegundos.
  • Julio de 2015 : Intel y Micron anunciaron la memoria 3D Xpoint donde la aleación de cambio de fase se usa como parte de almacenamiento de una celda de memoria.

Ver también

Referencias

enlaces externos