Intel 4040 - Intel 4040
 La variante cerámica C4040
| |
| Información general | |
|---|---|
| Lanzado | 1974 |
| Interrumpido | 1981 |
| Fabricante (s) común (es) | |
| Rendimiento | |
| Max. Frecuencia de reloj de la CPU | 500 kHz a 740 kHz |
| Ancho de datos | 4 bits |
| Ancho de la dirección | 12 bits (multiplexados) |
| Arquitectura y clasificación | |
| Min. tamaño de la característica | 10 micras |
| Conjunto de instrucciones | Orientado a BCD de 4 bits |
| Especificaciones físicas | |
| Transistores | |
| Paquete (s) | |
| Enchufe (s) | |
| Historia | |
| Predecesor | Intel 4004 |
| Sucesor | ninguno (Intel descontinuó sus procesadores de 4 bits después del 4040). |
El microprocesador Intel 4040 fue el sucesor del Intel 4004 . Fue introducido en 1974. El 4040 empleaba una tecnología PMOS de carga mejorada de puerta de silicio de 10 μm , estaba compuesto por 3.000 transistores y podía ejecutar aproximadamente 62.000 instrucciones por segundo . El rendimiento general, el diseño del bus y el conjunto de instrucciones eran idénticos a los del 4004, con las principales mejoras en la adición de líneas e instrucciones adicionales para reconocer y dar servicio a las interrupciones y los comandos de parada / parada del hardware (este último permite pasos únicos controlados por el operador para la depuración propósitos), una pila interna extendida y un espacio de registro de "índice" de propósito general para manejar el anidamiento de varias subrutinas y / o interrupciones, más una duplicación del rango de direcciones de la ROM del programa .
Nuevas características
- Interrupciones
- Paso único más HALTing de hardware y software.
- Modo de espera de bajo consumo
Extensiones
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
- Conjunto de instrucciones ampliado a 60 instrucciones (14 nuevas instrucciones agregadas a las 46 existentes, principalmente relacionadas con el manejo de interrupciones, detención / paso único y cambio de banco ROM)
- Memoria de programa (ROM) expandida a 8 KB (espacio de direcciones de 13 bits), usando conmutación de banco (selección de chip único original de 4004 expandida a dos líneas mutuamente excluyentes)
- Los registros se expandieron a 24 (se agregaron 8 al conjunto de 16 registros de índice de uso general de 4 bits de ancho existente, principalmente para uso con procesamiento de interrupciones)
- Pila de subrutinas / interrupciones expandida a 7 niveles de profundidad (usando registros internos dedicados)
Caracteristicas
- Bus de datos: 4 bits
- Bus de direcciones: 12 bits para ROM (multiplexado en bus de datos; las direcciones tardaron tres ciclos de bus en transmitirse, al igual que en el 4004), efectivamente 13 bits con el uso de comandos de conmutación de banco; efectivamente 10 bits u 8 bits para RAM (dirección directa de 8 bits más uno de cuatro, es decir, equivalente a 2 bits, selección de banco; las 256 ubicaciones de memoria de "estado" adicionales requerían el uso de comandos de E / S para leer o escribir, desde un espacio de direcciones general de 8 bits)
- Voltaje: -15 V CC
- Frecuencia de funcionamiento: reloj principal de 500 a 740 kHz (2 fases, superpuesto); 62500 a 92500 ciclos de máquina de 8 relojes por segundo, cada instrucción requiere uno o dos ciclos de máquina para leer y ejecutar, lo que significa un promedio aproximado de 62 kIPS a 740 kHz con una mezcla igual.
- Rendimiento: Tiempo de ejecución reclamado de ~ 850 µs para agregar dos números de 32 bits (BCD de 8 dígitos), o alrededor de 1175 operaciones de este tipo por segundo y aproximadamente 10 ciclos de máquina por par de dígitos.
Diseñadores
Federico Faggin propuso el proyecto, formuló la arquitectura y dirigió el diseño. El diseño detallado fue realizado por Tom Innes (Tinnes de Bristol).
Nuevos chips de soporte
- Controladores de bus paralelo de 4 bits 3216 y 3226
- 4101 - RAM estática de 256 x 4 bits
- 4201 - Generador de reloj, 500 a 740 kHz, usando cristales de 4.000 a 5.185 MHz
- 4207 - Puerto de salida de 8 bits de uso general
- 4209 - Puerto de entrada de 8 bits de uso general
- 4211 - Puerto de E / S de 8 bits de uso general
- 4265 - E / S programables de uso general
- 4269 - Pantalla / teclado programable
- 4289 - Interfaz de memoria estándar (reemplaza a 4008/4009)
- 4308 - ROM de 1K x 8 bits más 4 puertos IO de 4 bits
- 4316 - ROM de 2K x 8 bits
- 4702 - EPROM de 256 x 8 bits