Modulación delta-sigma - Delta-sigma modulation

La modulación delta-sigma ( ΔΣ ; o sigma-delta , ΣΔ ) es un método para codificar señales analógicas en señales digitales como se encuentra en un convertidor de analógico a digital (ADC). También se utiliza para convertir señales digitales de alta frecuencia y alta cantidad de bits en señales digitales de baja frecuencia y baja cantidad de bits como parte del proceso para convertir señales digitales en analógicas como parte de un convertidor de digital a analógico (DAC ).

En un ADC convencional, se muestrea una señal analógica con una frecuencia de muestreo y posteriormente se cuantifica en un cuantificador multinivel en una señal digital . Este proceso introduce ruido de error de cuantificación. El primer paso en una modulación delta-sigma es la modulación delta. En la modulación delta se codifica el cambio en la señal (su delta), en lugar del valor absoluto. El resultado es un flujo de pulsos, a diferencia de un flujo de números como es el caso de la modulación de código de pulso (PCM). En la modulación delta-sigma, la precisión de la modulación se mejora pasando la salida digital a través de un DAC de 1 bit y agregando (sigma) la señal analógica resultante a la señal de entrada (la señal antes de la modulación delta), reduciendo así el error introducido por la modulación delta.

Tanto los ADC como los DAC pueden emplear modulación delta-sigma. Un ADC delta-sigma primero codifica una señal analógica usando modulación delta-sigma de alta frecuencia, y luego aplica un filtro digital para formar una salida digital de mayor resolución pero menor frecuencia de muestreo. Un DAC delta-sigma codifica una señal de entrada digital de alta resolución en una señal de frecuencia de muestreo de menor resolución pero más alta que se asigna a voltajes y luego se suaviza con un filtro analógico. En ambos casos, el uso temporal de una señal de menor resolución simplifica el diseño del circuito y mejora la eficiencia.

Principalmente debido a su rentabilidad y complejidad de circuito reducida, esta técnica ha encontrado un uso cada vez mayor en componentes electrónicos modernos como DAC, ADC, sintetizadores de frecuencia , fuentes de alimentación de modo conmutado y controladores de motor . La salida groseramente cuantificada de un modulador delta-sigma se usa ocasionalmente directamente en el procesamiento de señales o como una representación para el almacenamiento de señales. Por ejemplo, el Super Audio CD (SACD) almacena la salida de un modulador delta-sigma directamente en un disco.

Motivación

La modulación delta-sigma convierte una señal de voltaje analógica en una frecuencia de pulso, o densidad de pulso, que puede entenderse como modulación por densidad de pulso (PDM). Una secuencia de pulsos positivos y negativos, que representan bits a una tasa fija conocida, es muy fácil de generar, transmitir y regenerar con precisión en el receptor, siempre que se pueda recuperar la sincronización y el signo de los pulsos. Dada tal secuencia de pulsos de un modulador delta-sigma, la forma de onda original se puede reconstruir con precisión adecuada. Por el contrario, sin la conversión a un flujo de pulsos, sino simplemente transmitiendo la señal analógica directamente, todo el ruido del sistema se agregaría a la señal analógica, reduciendo su calidad. El uso de PDM como representación de señal es una alternativa a la modulación de código de pulso (PCM), muestreo y cuantificación a un código de múltiples bits a la tasa de Nyquist .

Conversión analógica a digital

Descripción

Un delta-sigma u otro modulador de densidad de pulsos o frecuencia de pulsos genera un flujo de pulsos en el que la frecuencia, f , de los pulsos en el flujo es proporcional a la entrada de voltaje analógico, v , de modo que f = k · v , donde k es una constante para la implementación particular. Un bucle de retroalimentación monitorea la integral de v y cuando esa integral se ha incrementado en Δ , lo que se indica por la forma de onda integral que cruza un umbral, T , resta Δ de la integral de v de modo que la forma de onda combinada forma dientes de sierra entre T y T - Δ . En cada paso se agrega un pulso al flujo de pulsos.

Un contador suma el número de pulsos que ocurren en un período predeterminado, de modo que la suma,, es . En una implementación dada, se elige de modo que una pantalla digital del recuento,, sea ​​una pantalla con un factor de escala predeterminado. Debido a que puede tomar cualquier valor diseñado, se puede hacer lo suficientemente grande para dar la resolución o precisión deseada.

Análisis

Figura 1: Diagrama de bloques y formas de onda para un convertidor de voltaje a frecuencia sin reloj (parte izquierda) con recuento de frecuencia (parte derecha) hace un convertidor A-a-D completo. Restringir los impulsos para que ocurran a intervalos de reloj regularmente espaciados convertiría este sistema en un ADC sigma-delta.
Figura 1a: Efecto de los impulsos de reloj

A modo de introducción, la Figura 1 ilustra el concepto de conversión de voltaje a frecuencia, en una forma sin reloj que se asemeja a la modulación delta-sigma, y ​​se denomina modulación asíncrona , modulación delta-sigma asíncrona o moduladores de funcionamiento libre .

A continuación se muestran las formas de onda en los puntos designados por los números del 1 al 5 para una entrada de 0,2 voltios en la columna de la izquierda y 0,4 voltios en la columna de la derecha. El flujo de impulsos delta generados en cada cruce de umbral se muestra en (2) y la diferencia entre (1) y (2) se muestra en (3). Esta diferencia se integra para producir la forma de onda (4). El detector de umbral genera un pulso (5) que comienza cuando la forma de onda (4) cruza el umbral y se mantiene hasta que la forma de onda (4) cae por debajo del umbral. El umbral (5) activa el generador de impulsos para producir un impulso de fuerza fija.

La integral (4) cruza el umbral en la mitad del tiempo en la columna de la derecha que en la columna de la izquierda. Así se duplica la frecuencia de los impulsos. Por lo tanto, la cuenta aumenta al doble de la velocidad de la derecha a la de la izquierda; esta duplicación de la frecuencia del pulso es consistente con la duplicación del voltaje de entrada.

La construcción de las formas de onda ilustradas en (4) es ayudada por conceptos asociados con la función delta de Dirac en el sentido de que, por definición, todos los impulsos de la misma fuerza producen el mismo paso cuando se integran. Luego (4) se construye usando un paso intermedio (6), una forma de onda hipotética que no está en el circuito pero en la que cada impulso de función delta ideal integrado está integrado en un paso. El efecto de la duración finita del pulso real se construye en (4) trazando una línea desde la base del paso del impulso a cero voltios para intersecar la línea de caída de (6) en la duración completa del pulso.

En el circuito fuera del bucle, el intervalo de suma es un tiempo fijo predeterminado, y en su expiración se almacena el recuento y la memoria intermedia y el contador se ponen a cero. A continuación, la memoria intermedia presenta una secuencia de valores digitales correspondientes a las cuantificaciones de los niveles de la señal analógica durante los intervalos de suma. El uso de un intervalo de suma es una forma (no necesariamente la forma ideal) de cuantificar el flujo de pulsos asincrónico en un código; tendrá menos error de cuantificación si el inicio del intervalo se sincroniza con un pulso.

Los convertidores delta-sigma restringen aún más el funcionamiento del generador de impulsos de manera que el inicio del impulso se retrasa hasta la próxima aparición del límite de pulso de reloj apropiado. El efecto de este retardo se ilustra en la Figura 1a para una secuencia de impulsos que se producen a intervalos de reloj nominales de 2,5.

Implementación práctica

Figura 1b: diagrama de circuito
Figura 1c: formas de onda ADC

En la Figura 1b se muestra un diagrama de circuito para la implementación de un modulador delta-sigma, con las formas de onda asociadas en la Figura 1c. Las formas de onda que se muestran en la Figura 1c son inusualmente complicadas porque están destinadas a ilustrar el comportamiento del bucle en condiciones extremas, V en saturado a escala completa de 1.0 V y saturado en cero. También se indica un estado intermedio, V in a 0,4 V , donde es muy similar al funcionamiento de la ilustración de la Figura 1.

Desde la parte superior de la Figura 1c, las formas de onda, etiquetadas como están en el diagrama del circuito, son:

  • El reloj
  • (a) V in : esto se muestra como una variación de 0.4 V inicialmente a 1.0 V y luego a cero voltios para mostrar el efecto en el circuito de retroalimentación.
  • (b) La forma de onda de impulso que alimenta al integrador. Controlado por la salida flip-flop (f) a continuación.
  • (c) la corriente en el condensador, I c , es la suma lineal de la tensión de referencia impulso dividido por R y V en dividido por R . Para mostrar esta suma como voltaje, se traza el producto R × I c . La impedancia de entrada del amplificador se considera tan alta que se desprecia la corriente consumida por la entrada. El condensador está conectado entre el terminal de entrada negativo del amplificador y su terminal de salida. Con esta conexión, proporciona una ruta de retroalimentación negativa alrededor del amplificador. El cambio de voltaje de entrada es igual al cambio de voltaje de salida dividido por la ganancia del amplificador. Con una ganancia de amplificador muy alta, el cambio en el voltaje de entrada se puede despreciar y, por lo tanto, el voltaje de entrada se mantiene cerca del voltaje en el terminal de entrada positivo, que en este caso se mantiene en 0V. Debido a que el voltaje en el terminal de entrada es de 0 V la tensión a través de R es simplemente V en modo que la corriente en el condensador es la tensión de entrada dividida por la resistencia de R .
  • (d) La integral negada de I c . Esta negación es estándar para el integrador amplificador operacional y se produce debido a que la corriente en el condensador a la entrada del amplificador es la salida actual del condensador a la salida del amplificador y la tensión es la integral de la corriente dividido por la capacitancia C .
  • (e) La salida del comparador. El comparador es un amplificador de muy alta ganancia con su terminal de entrada positivo conectado como referencia a 0.0 V. Siempre que el terminal de entrada negativo se toma negativo con respecto al terminal positivo del amplificador, la salida satura la saturación positiva y, a la inversa, la saturación negativa para la entrada positiva. Por lo tanto, la salida se satura en positivo siempre que la integral (d) desciende por debajo del nivel de referencia de 0 V y la salida permanece allí hasta que (d) se vuelve positiva con respecto a la referencia de 0 V.
  • (f) El temporizador de impulso es una D-tipo positivo-disparado por flanco flip-flop . La información de entrada aplicada en D se transfiere a Q cuando se produce el flanco positivo del pulso de reloj. Por tanto, cuando la salida del comparador (e) es positiva, Q se vuelve positiva o permanece positiva en el siguiente flanco positivo del reloj. De manera similar, cuando (e) es negativo, Q se vuelve negativo en el siguiente flanco positivo del reloj. Q controla el interruptor electrónico para generar el impulso de corriente (b) en el integrador. El examen de la forma de onda (e) durante el período inicial ilustrado, cuando V in es 0,4 V, muestra (e) cruzar el umbral mucho antes del borde positivo del pulso de reloj, de modo que hay un retraso apreciable antes de que comience el impulso. Después del inicio del impulso hay más demora mientras (d) vuelve a subir más allá del umbral. Durante este tiempo, la salida del comparador (e) permanece alta pero baja antes del siguiente flanco de disparo, en cuyo punto el temporizador de impulsos baja para seguir al comparador. Así, el reloj, en parte, determina la duración del impulso. Para el siguiente impulso, el umbral se cruza inmediatamente antes del borde de activación y, por lo tanto, el comparador solo es positivo brevemente. V en (a) luego pasa a escala completa, + V ref , poco antes del final del siguiente impulso. Para el resto de ese impulso, la corriente del condensador (c) llega a cero y, por tanto, la pendiente del integrador va brevemente a cero. Siguiendo este impulso, la corriente positiva de escala completa fluye (c) y el integrador se hunde a su velocidad máxima y, por lo tanto, cruza el umbral mucho antes del siguiente flanco de activación. En ese borde comienza el impulso y la V en la corriente ahora se corresponde con la corriente de referencia, de modo que la corriente neta del condensador (c) es cero. La integración ahora tiene pendiente cero y permanece en el valor negativo que tenía al comienzo del impulso. Esto tiene el efecto de que la corriente de impulso permanece encendida porque Q está atascado en positivo porque el comparador está atascado en positivo en cada borde del disparador. Esto es consistente con los impulsos contiguos que se combinan, lo que es representativo de la entrada a gran escala. El siguiente V en (a) va a cero, lo que hace que la suma actual (c) sea completamente negativa y la integral aumente. Poco después cruza el umbral y éste, a su vez, es seguido por Q, desconectando así la corriente de impulso. La corriente del capacitor (c) ahora es cero, por lo que la pendiente integral es cero, permaneciendo constante en el valor que había adquirido al final del impulso.
  • (g) El flujo de conteo se genera cerrando el reloj negado con Q para producir esta forma de onda. A partir de entonces, el intervalo de suma, el recuento sigma y el recuento almacenado en búfer se producen utilizando contadores y registros apropiados.

Mejoras en la resolución y el ruido.

El examen de la Figura 1c (g) muestra que hay cero pulsos en el flujo de conteo cuando el voltaje de entrada es cero. Esta condición puede tener el efecto de que los componentes de alta frecuencia de una señal compleja no se resuelvan. Este efecto se conoce como distorsión de intermodulación (IMD). Una de las trampas de aplicar el análisis lineal a un sistema no lineal es que el IMD, debido a que puede ser una consecuencia de la no linealidad, no está presente en el análisis. Con fines puramente ilustrativos, un método para mitigar esto sería agregar una polarización constante de 0.5 voltios al voltaje de entrada para que ahora pueda oscilar +/− 0.5 V sobre la polarización. Esto ahora tiene cero pulsos en el flujo de conteo cuando la entrada es −0,5 V. Luego, debemos limitar la oscilación de entrada a +/− 0,4 V, digamos, de modo que la frecuencia mínima del flujo de conteo sea mayor que cero. Podemos elegir la frecuencia de reloj de modo que la frecuencia mínima del flujo de conteo a −0,4 V sea mucho mayor que la tasa de Nyquist , de modo que se resuelva incluso el componente de frecuencia de entrada más alto. Podemos aumentar la frecuencia del reloj aún más hasta que un filtro de paso bajo elimine suficientemente las pulsaciones mientras recupera completamente la señal de entrada. En esta discusión ilustrativa, la señal filtrada también recuperará la polarización que puede eliminarse mediante un sumador analógico, al tiempo que conserva el componente de CC de la señal de entrada.

Observaciones

Según Wooley, el artículo fundamental que combina la retroalimentación con el sobremuestreo para lograr la modulación delta fue realizado por F. de Jager en 1952.

La configuración delta-sigma fue ideada por Inose et al. en 1962 para resolver problemas en la transmisión precisa de señales analógicas. En esa aplicación, fue el flujo de pulsos lo que se transmitió y la señal analógica original se recuperó con un filtro de paso bajo después de que se reformaron los pulsos recibidos. Este filtro de paso bajo realizó la función de suma asociada con Σ. El tratamiento altamente matemático de los errores de transmisión fue introducido por ellos y es apropiado cuando se aplica al flujo de impulsos, pero estos errores se pierden en el proceso de acumulación asociado con Σ.

Para la aplicación de conversión de analógico a digital, cada pulso en el flujo de conteo es una muestra de la media del voltaje de entrada igual al voltaje de referencia dividido el intervalo entre pulsos, ts. Esto porque es una integración de la forma de onda de entrada en el intervalo ts. El análisis en el dominio de la frecuencia de la forma de onda compleja en este intervalo, ts, lo representará por la suma de una constante más un fundamental y armónicos, cada uno de los cuales tiene un número entero exacto de ciclos sobre ts. La integral de una onda sinusoidal durante uno o más ciclos completos es cero. Por lo tanto, la integral de la forma de onda entrante en el intervalo ts se reduce a la media en el intervalo. El recuento, N, acumulado durante el intervalo de suma representa N muestras de la media y N dividido por el recuento que define el intervalo de suma es, por tanto, la media de las medias y, por tanto, está sujeto a poca varianza.

Conversión digital a analógica

En general, un DAC convierte un número digital, N, que representa algún valor analógico en ese valor de voltaje analógico. Para realizar la conversión, primero se carga el número digital en un contador. Luego, el contador se cuenta regresivamente hasta cero con una cadena de pulsos igual en número a N. A cada pulso de la cadena se le da una integral conocida, δ. Luego, la cuerda se integra para producir N.δ, la suma de los pulsos. Este es el voltaje analógico requerido.

En algunas aplicaciones donde una señal analógica está representada por una serie de números digitales que requieren conversión a un flujo de frecuencia modulada, puede ser suficiente tomar el flujo de pulsos (dos o tres niveles) resultante de la conversión DAC de cada número N a su vez. y aplique ese flujo a través de un filtro de paso bajo directamente a la salida. La salida antes del filtrado será un flujo de frecuencia modulada burdamente con ráfagas de pulsos proporcionales en longitud y número al análogo de N separados por intervalos en blanco entre ráfagas.

Para eliminar los intervalos en blanco y mejorar el rendimiento del ruido, la conversión completa a voltaje analógico de cada N sucesivo por el DAC descrito anteriormente se puede mantener en un circuito de muestra y retención y luego pasar a un convertidor delta sigma para producir un flujo de ráfagas contiguas. cada uno de los cuales tiene su frecuencia proporcional a su N de generación.

Estructuras de diezmado

La estructura de diezmado conceptualmente más simple es un contador que se pone a cero al comienzo de cada período de integración y luego se lee al final del período de integración.

La estructura de modelado de ruido de múltiples etapas (MASH) tiene una propiedad de modelado de ruido y se usa comúnmente en audio digital y sintetizadores de frecuencia fraccional-N. Comprende dos o más acumuladores de desbordamiento en cascada, cada uno de los cuales es equivalente a un modulador sigma-delta de primer orden. Las salidas de acarreo se combinan mediante sumas y retrasos para producir una salida binaria, cuyo ancho depende del número de etapas (orden) del MASH. Además de su función de modelado de ruido, tiene dos propiedades más atractivas:

  • simple de implementar en hardware; Solo se requieren bloques digitales comunes como acumuladores , sumadores y flip-flops D
  • incondicionalmente estable (no hay bucles de retroalimentación fuera de los acumuladores)

Una estructura de diezmado muy popular es el filtro sinc . Para moduladores de segundo orden, el filtro sinc3 está cerca del óptimo.

Ejemplo de diezmado

Dado un filtro de diezmado 8: 1 y un flujo de bits de 1 bit:

  • la frecuencia de muestreo se reduce en un factor de ocho
  • el bus de entrada en serie (1 bit) se convierte en un bus de salida en paralelo (3 bits).

Por ejemplo, el flujo de entrada 10010110 contiene 4 1. El resultado de diezmado es 4/8 = 0,5. Este resultado se puede representar mediante el número binario de 3 bits 100, que corresponde a la mitad del mayor número posible. Una vez que se aplica el diezmado, si se transmiten los n códigos de bits, la señal se convierte en modulación de código de pulso . La diezma está fuertemente asociada con la modulación delta sigma pero es distinta.

Variaciones

Hay muchos tipos de ADC que utilizan esta estructura delta-sigma. El análisis anterior se centra en el ADC sigma-delta de 1er orden, 2 niveles y diezmado uniforme más simple. Muchos ADC utilizan una estructura sigma-delta sinc3 de segundo orden de 5 niveles. Gran parte de lo que sigue utiliza una taquigrafía arcana que utiliza símbolos que representan funciones operativas con análisis dado en términos de transformadas de Laplace, etc. Esta es la lengua franca de la industria de transmisión de datos y no se comunica con el público en general. Si se necesita una documentación más completa de un método en particular, no busque más allá de las patentes. (Los examinadores de patentes generalmente requieren una divulgación completa). Una excelente historia es "La evolución del sobremuestreo de convertidores de analógico a digital" de Bruce A. Wooley, que ofrece muchas referencias a las patentes relevantes.

Modulador de segundo orden y de orden superior

Figura 4: Diagrama de bloques de un modulador ΔΣ de segundo orden

El número de integradores y, en consecuencia, el número de bucles de retroalimentación, indica el orden de un modulador ΣΣ; en la Figura 4 se muestra un modulador ΔΣ de segundo orden. Los moduladores de primer orden son incondicionalmente estables, pero el análisis de estabilidad debe realizarse para los moduladores de orden superior.

Cuantizador de 3 niveles y superior

El modulador también se puede clasificar por el número de bits que tiene en su salida, que depende estrictamente de la salida del cuantificador. El cuantificador se puede realizar con un comparador de N niveles , por lo que el modulador tiene una salida de log 2 N bits. Un comparador simple tiene 2 niveles y también un cuantificador de 1 bit; un cuantificador de 3 niveles se denomina cuantificador de "1,5" bits; un cuantificador de 4 niveles es un cuantificador de 2 bits; un cuantificador de 5 niveles se denomina cuantificador de "2,5 bits".

Relación con la modulación delta

Figura 2: Derivación de delta-sigma a partir de la modulación delta
Figura 3: Un ejemplo de modulación delta-sigma de 100 muestras de un período de una onda sinusoidal. Muestras de 1 bit (por ejemplo, salida del comparador) superpuestas con la onda sinusoidal. La lógica alta (p. Ej., V CC ) de las muestras se representa con azul y la lógica baja (p. Ej., - V CC ) se representa con blanco.

La modulación delta-sigma se inspira en la modulación delta , como se muestra en la Figura 2. Si la cuantificación fuera homogénea (por ejemplo, si fuera lineal ), lo siguiente sería una derivación suficiente de la equivalencia:

  1. Comience con un diagrama de bloques de un modulador / demodulador delta.
  2. La propiedad de linealidad de integración, permite mover el integrador, que reconstruye la señal analógica en la sección del demodulador, frente al modulador delta.
  3. De nuevo, la propiedad de linealidad de la integración permite que los dos integradores se combinen y se obtenga un diagrama de bloques delta-sigma modulador / demodulador.

Debido a que el cuantificador no es homogéneo, delta-sigma se inspira en la modulación delta, pero los dos son distintos en su funcionamiento.

Desde el primer diagrama de bloques en la Figura 2, el integrador en la ruta de retroalimentación se puede eliminar si la retroalimentación se toma directamente de la entrada del filtro de paso bajo. Por lo tanto, para la modulación delta de la señal de entrada u , el filtro de paso bajo ve la señal

Sin embargo, la modulación sigma-delta de la misma señal de entrada se coloca en el filtro de paso bajo

En otras palabras, la modulación delta-sigma y delta intercambian la posición del integrador y el cuantificador. El efecto neto es una implementación más simple que tiene el beneficio adicional de alejar el ruido de cuantificación de las señales de interés (es decir, las señales de interés se filtran en paso bajo mientras que el ruido de cuantificación se filtra en paso alto). Este efecto se vuelve más dramático con el aumento de sobremuestreo , lo que permite que el ruido de cuantificación sea algo programable. Por otro lado, la modulación delta da forma tanto al ruido como a la señal por igual.

Además, el cuantificador (p. Ej., Comparador ) utilizado en la modulación delta tiene una pequeña salida que representa un pequeño paso hacia arriba y hacia abajo en la aproximación cuantificada de la entrada, mientras que el cuantificador utilizado en delta-sigma debe tomar valores fuera del rango de la señal de entrada. como se muestra en la Figura 3.

En general, delta-sigma tiene algunas ventajas frente a la modulación delta:

  • La estructura se simplifica como
    • solo se necesita un integrador,
    • el demodulador puede ser un filtro lineal simple (por ejemplo, filtro RC o LC) para reconstruir la señal y
    • el cuantificador (p. ej., comparador) puede tener salidas a escala completa
  • El valor cuantificado es la integral de la señal de diferencia, lo que la hace menos sensible a la tasa de cambio de la señal.

Fórmulas de la teoría de cuantificación

Cuando se cuantifica una señal, la señal resultante tiene aproximadamente las estadísticas de segundo orden de una señal con ruido blanco independiente agregado. Suponiendo que el valor de la señal está en el rango de un paso del valor cuantificado con una distribución igual, el valor cuadrático medio de este ruido de cuantificación es

En realidad, el ruido de cuantificación no es, por supuesto, independiente de la señal y esta dependencia da como resultado ciclos límite y es la fuente de tonos inactivos y ruido de patrón en los convertidores sigma-delta.

El ruido de cuantificación puede reducirse aumentando la relación de sobremuestreo (OSR) definida por

donde es la frecuencia de muestreo y es la tasa de Nyquist .

El voltaje de ruido RMS dentro de la banda de interés ( ) se puede expresar en términos de OSR

Sobremuestreo

Figura 5: Curvas de conformación de ruido y espectro de ruido en moduladores ΔΣ de primer, segundo y tercer orden. La banda de interés para la conversión se indica en verde.

La modulación ΔΣ es una técnica de sobremuestreo para reducir el ruido en la banda de interés (verde en la Figura 5), ​​que evita el uso de circuitos analógicos de alta precisión para el filtro anti-aliasing . El ruido de cuantificación total es el mismo tanto en un convertidor Nyquist (en amarillo) como en un convertidor de sobremuestreo (en azul), pero se distribuye en un espectro diferente. En los convertidores ΔΣ, el ruido se reduce aún más en las frecuencias bajas, que es la banda donde está la señal de interés, y aumenta en las frecuencias más altas, donde se puede filtrar. Esta técnica se conoce como modelado de ruido.

Para un modulador delta-sigma de primer orden, el ruido está formado por un filtro con función de transferencia H n ( z ) = [1 - z −1 ] . Suponiendo que la frecuencia de muestreo f s es grande en comparación con una frecuencia de señal de interés, f 0 , el ruido de cuantificación en el ancho de banda de señal deseado se puede aproximar como:

.

De manera similar, para un modulador delta-sigma de segundo orden, el ruido se forma mediante un filtro con función de transferencia H n ( z ) = [1 - z −1 ] 2 . El ruido de cuantificación en banda se puede aproximar como:

.

En general, para un modulador ΔΣ de orden N , la varianza del ruido de cuantificación en banda es:

.

Cuando se duplica la frecuencia de muestreo, la relación señal / ruido de cuantificación mejora en 6 N + 3  dB para un modulador ΔΣ de orden N. Cuanto mayor sea la relación de sobremuestreo, mayor será la relación señal / ruido y mayor será la resolución en bits.

Otro aspecto clave dado por el sobremuestreo es la compensación de velocidad / resolución. El filtro de diezmado colocado después del modulador no solo filtra toda la señal muestreada en la banda de interés (cortando el ruido a frecuencias más altas), sino que también reduce la frecuencia de la señal, aumentando su resolución. Esto se obtiene mediante una especie de promediado del flujo de bits de mayor velocidad de datos.

Nombrar

La técnica fue presentada por primera vez a principios de la década de 1960 por el profesor Yasuhiko Yasuda mientras estudiaba en la Universidad de Tokio . El nombre delta-sigma proviene directamente de la presencia de un modulador delta y un integrador, como fue introducido por primera vez por Inose et al. en su solicitud de patente. Es decir, el nombre proviene de integrar o sumar diferencias , que, en matemáticas, son operaciones generalmente asociadas con las letras griegas sigma y delta respectivamente. Ambos nombres sigma-delta y delta-sigma se utilizan con frecuencia.

Ver también

Referencias

Otras lecturas

enlaces externos